Home

Journal General Situation

Submission Guidance

Special Editorial

Excellent Thesis

中文版

引用本文:

【打印本页】【下载PDF全文】【View/Add Comment】【EndNote】【RefMan】【BibTex】

←前一篇|后一篇→

过刊浏览高级检索

本文已被：浏览 878次下载 1012次
分享到：微信更多字体:加大+\|默认\|缩小-
一种使用调控器针对数据通路的综合功能的时间扩展模型生成方法(英文)
细川利纪; 早川哲兵; 吉村正义^1,2,3
1.日本大学工业技术学院;2.日本大学工业技术研究生院;3.九州大学信息科学与电子工程研究生院

摘要:

一些超大规模集成电路(VLSI)近来通过行为描述已在高层次被设计.行为合成可以将行为描述变换成由控制器和数据通路组成的寄存器传输层电路.数据通路的控制信号线输入序列和状态信号线输出序列从控制器提取.作者提出一种生成综合功能时间扩展模型的方法,其中提取的信息作为约束被加入.在常规的贯序测试生成方法中使用时间模型只有结构信息,因为对于实际的贯序电路的搜索空间相当庞大,所以在合理时间内很难达到高排错效率.在使用来自功能验证模块的功能时间扩展模型的贯序测试生成方法中,因为所有的功能行为不可能全被覆盖,所以很难提高

关键词: n-状态转移覆盖功能时间扩展模型数据通路电路约束贯序测试

DOI：

分类号:

基金项目:国家级基金

Abstract:

Key words: