Home

Journal General Situation

Submission Guidance

Special Editorial

Excellent Thesis

中文版

引用本文:

【打印本页】【下载PDF全文】【View/Add Comment】【EndNote】【RefMan】【BibTex】

←前一篇|后一篇→

过刊浏览高级检索

本文已被：浏览 897次下载 1008次
分享到：微信更多字体:加大+\|默认\|缩小-
芯片调试技术中插入点和监听电路区域的研究(英文)
新井雅之; 田畑義弘; 岩崎和彦^1,2
1.东京都立大学系统设计系;2.东京都立大学系统设计研究生院

摘要:

根据硬件开销和缺陷的检测能力评估了一种可重构的调试设计方案.对于要调试的目标电路,首先设计并完成了一套由4个32位处理器核组成的多处理机系统,然后评估该调试设计电路的硬件架构.对改变调试电路排列的评估结果表明,调试电路的硬件开销占用所实现的多处理机系统在8.6%～12.7%的范围内.其次,对是否可以通过调试电路发现故障效应进行了评估.在一个16位处理器核上注入了10种不同的故障并且检查其是否会被每一个设置在处理器核上的观测点所发现,同时测量了观察所需的时钟周期数.最后还评估了每一种故障的可观察率以及每一个

关键词: 芯片调试硅片调试后晶片验证可调试设计

DOI：

分类号:

基金项目:

Abstract:

Key words: